反向技术
研究中心

当前位置:首页 > 技术支持与下载 > 嵌入式开发

嵌入式设计方法演化背景

更新时间:2015-12-22 14:53:42  点击次数:977次 打印
随着微电子技术不断创新和发展,大规模集成电路集成度和工艺水平不断提高。硅材料与人类智慧结合,生产出大批量低成本、高可靠性和高精度微电子结构模块,推动了一个全新技术领域和产业发展。

随着微电子技术不断创新和发展,大规模集成电路集成度和工艺水平不断提高。硅材料与人类智慧结合,生产出大批量低成本、高可靠性和高精度微电子结构模块,推动了一个全新技术领域和产业发展。在此基础上发展起来器件可编程思想和微处理技术可以用软件来改变和实现硬件功能。微处理器和各种可编程大规模集成专用电路、半定制器件大量应用,开创了一个崭新应用世界,以至广泛影响着并在逐步改变着人类生产、生活和学习等社会活动。 

计算机硬件平台性能大幅度提高,使很多复杂算法和方便使用界面得以实现,大大提高了工作效率,给复杂嵌入式系统辅助设计提供了物理基础。高性能EDA综合开发工具得到长足发展,而且其自动化和智能化程度不断提高,为复杂嵌入式系统设计提供了不同用途和不同级别集编辑、布局、布线、编译、综合、模拟、测试、验证和器件编程等一体化易于学习和方便使用开发集成环境。硬件描述语言HDL发展为复杂电子系统设计提供了建立各种硬件模型工作媒介。它描述能力和抽象能力强,给硬件电路,特别是半定制大规模集成电路设计带来了重大变革。由于HDL发展和标准化,世界上出现了一批利用HDL进行各种集成电路功能模块专业设计公司。其任务是按常用或专用功能,用HDL来描述集成电路功能和结构,并经过不同级别验证形成不同级别IP内核模块,供芯片设计人员装配或集成选用。 

IP内核模块是一种预先设计好甚至已经过验证具有某种确定功能集成电路、器件或部件。它有几种不同形式。IP内核模块有行为、结构和物理3级不同程度设计,对应有主要描述功能行为“软IP内核”、完成结构描述“固IP内核”和基于物理描述并经过工艺验证“硬IP内核”3个层次。这相当于集成电路毛坯、半成品和成品设计技术。软IP内核通常是用某种HDL文本提交用户,它已经过行为级设计优化和功能验证,但其中不含有任何具体物理信息。据此,用户可以综合出正确门电路级网表,并可以进行后续结构设计,具有最大灵活性,可以很容易地借助于EDA综合工具与其他外部逻辑电路结合成一体,根据各种不同半导体工艺,设计成具有不同性能器件。可以商品化软IP内核一般电路结构总门数都在5000门以上。但是,如果后续设计不当,有可能导致整个结果失败。软IP内核又称作虚拟器件。 

硬IP内核是基于某种半导体工艺物理设计,已有固定拓扑布局和具体工艺,并已经过工艺验证,具有可保证性能。其提供给用户形式是电路物理结构掩模版图和全套工艺文件,是可以拿来就用全套技术。固IP内核设计深度则是介于软IP内核和硬IP内核之间,除了完成硬IP内核所有设计外,还完成了门电路级综合和时序仿真等设计环节。一般以门电路级网表形式提交用户使用。

(编辑:admin)