反向技术
研究中心

当前位置:首页 > 技术支持与下载 > 嵌入式开发

嵌入式MPEG-4 DVR系统

更新时间:2015-12-21 16:45:25  点击次数:828次 打印
系统硬件核心由:VW2010编解码芯片[2]、AT91RM9200嵌入式CPU,以及EP1C6 FPGA处理芯片构成。整个系统共分5大功能模块,分别为:视频前端解码A/D转换模块、视频预处理及后处理FPGA模块、MPEG-4编码和解码模块、主控制芯片AT91RM9200模块、视频后端编码D/A转换模块。

系统硬件核心由:VW2010编解码芯片[2]、AT91RM9200嵌入式CPU,以及EP1C6 FPGA处理芯片构成。整个系统共分5大功能模块,分别为:视频前端解码A/D转换模块、视频预处理及后处理FPGA模块、MPEG-4编码和解码模块、主控制芯片AT91RM9200模块、视频后端编码D/A转换模块。

一、视频前端解码A/D转换模块:

视频前端解码A/D转换模块选用SAA7115或者TW2824视频解码芯片来实现视频信号采集,并对采集获得视频信号进行模数转换。然后向视频预处理及后处理FPGA模块输出ITU-R.BT.656标准8bitYUV数字视频信号,以及所需8bitVBI信号。SAA7115和TW2824可分别由主控制CPU或VW2010芯片通过I2C总线进行控制。当在视频预处理及后处理FPGA模块中进行特殊图像处理时,由主控制CPU采用I2C总线模式进行控制;当无需特殊处理时,可把视频预处理及后处理FPGA模块视为直通数据传输通道,此时可由VW2010芯片自带ICI总线模式直接对其进行控制。

二、视频预处理及后处理FPGA模块:

视频预处理及后处理FPGA模块采用Cyclone-EP1C6芯片进行视频图像特殊处理以及系统所需时序生成。由主控制CPU通过I2C总线和系统控制总线对其实现功能逻辑进行直接控制。该模块主要实现三个功能——前端预处理、后端后处理和时序生成。前端预处理是为了满足某些监控领域特殊需求,对未压缩视频图像数据进行预处理,如添加水印和特殊信息插入等。同时,当前端有多路视频数据输入时,可通过多路视频数据整合来实现4路图像实时处理。后端后处理,也是为了满足某些特殊需求,而对由VW2010解码后图像数据进行特殊处理。

三、MPEG-4编码和解码模块:

MPEG-4编码和解码模块选用VW2010芯片实现MPEG-4编解码处理。由主控制CPU 采用Motorola主机通信模式通过VW2010HIU接口单元实现对VW2010芯片内部寄存器设置和工作状态控制,以及对压缩视频数据读写操作。系统中由主控制芯片对VW2010芯片11个GPIO口进行控制,实现某些特殊功能。其中,GPIO[10:11]作为VW2010第二个I2C总线接口,GPIO[8:9]用于SAA7120中TTX功能,而GPIO[0:7]可用于输出多路报警信号。

四、主控制芯片AT91RM9200模块:

主控制CPU芯片选用AT91RM9200芯片为主控制处理器,通过I2C总线、控制总线、主机地址总线和数据总线参与外围设备控制。系统通过AT91RM9200芯片实现对前端视频解码控制、视频预处理控制和MPEG-4编码和解码控制,后端视频编码控制,以及多入报警信号输入控制。同时,主控制芯片数据总线和地址总线通过复用方式与外围VW2010、8M Flash和32M SDRAM芯片进行数据通信。

五、视频后端编码D/A转换模块:

视频编码模块采用SAA7120为其核心芯片,可由主控制CPU、VW2010芯片通过I2C总线对其进行控制。SAA7120接收视频预处理及后处理FPGA模块发送ITU-R.BT.656标准8bitYUV数字视频信号,并进行视频信号数模转换,实现对视频信号分时编码与显示,并输出YC或CVBS等视频信号。

六、系统硬件特点及硬件电路设计

系统硬件具有系统结构设计简单、稳定性高、交互性能强、数据压缩可选格式多,以及应用性强和应用范围广等特点。该系统具有三片核心芯片,通过摩托罗拉主机通信模式完成交互控制。由于在系统设计中采用了具有高性价比FPGA芯片使其能够根据某些特殊需求做出相应调整,因此极大增强了其应用灵活性。同时,利用嵌入式CPU丰富接口不但节省了传统IDE控制接口芯片、以太网MAC及USB接口芯片,还减少了电路尺寸及布线工作量。VW2010外围A/D、D/A等芯片可以通过AT91RM9200串行I2C总线,方便地完成相应初始化和制式转换。整个系统对电源种类要求很低,减少了对电源部分设计压力和成本。AT91RM9200通过CPLD芯片扩展出两个IDE接口相比在一个IDE接口上挂接多个IDE设备来说提高了速度。压缩完成文件不但可以通过以太网接口进行网络传输,还可以通过目前流行USB移动硬盘完成数据传递。

(编辑:admin)